功能和优点
高容量
•60万至300万系统闸门
•108至504kbits的真双端口SRAM
•多达620个用户I/O
可重新编程闪存技术
•130nm,7层金属(6铜),基于闪存的CMOS过程
•0级即时支持
•单片解决方案
•断电时保持编程设计片上用户非易失性存储器
•1kbit闪存ROM,带同步接口高性能
•350MHz系统性能
•3.3V,66MHz64位PCI系统内编程(ISP)与安全
•ISP使用片上128位高级加密标准(AES)通过JTAG解密(符合IEEE1532)
•FlashLock®旨在保护FPGA内容低功耗
•低功耗的核心电压
•仅支持1.5-V系统
•低阻抗闪光开关高性能路由层次结构
•分段分级路由和时钟结构
•超快本地和长线网络
•增强型高速、超长线路网络
•高性能、低偏斜全球网络
•体系结构支持超高利用率
专业版I/O
•700MbpsDDR,支持LVDS的I/O
•1.5V、1.8V、2.5V和3.3V混合电压操作
•每个芯片最多8个存储体的存储体可选I/O电压
•单端I/O标准:LVTTL、/
2.5V/1.8V/1.5V、3.3VPCI/3.3VPCI-X和LVCMOS
2.5V/5.0V输入
•差分I/O标准:LVPECL、LVDS、B-LVDS和
M级
•电压参考I/O标准:GTL+2.5V/3.3V,GTL
2.5V/3.3V,HSTLI和II级,SSTL2I和II类,SSTL3
I级和II级
•输入、输出和启用路径上的I/O寄存器
•热插拔和冷备用I/O
•可编程输出回转率和驱动强度
•可编程输入延迟
•单端输入上的施密特触发器选项
•弱上拉/下拉
•(JTAG)边界扫描测试
•ProASIC®3E系列的引脚兼容封装
时钟调节电路(CCC)和PLL
•六个CCC块,每个块带有集成PLL
•可配置的相移、乘/除、延迟功能
和外部反馈
•宽输入频率范围(1.5MHz至350MHz)
SRAM和FIFO
•可变纵横比4608位RAM块(×1、×2、×4、×9、,
×18个组织可用)
•真双端口SRAM(×18除外)
•24SRAM和FIFO配置,同步操作最高350MHz
ProASIC3EFPGA中的ARM®处理器支持
•M1ProASIC3E设备-Cortex-M1软处理器可用
带或不带调试